La Síntesis Digital Directa es un método de producir una forma de onda analógica, por lo general una onda sinusoidal por una generación de variables en el tiempo en formato digital tras la cuál se realizará una conversión analógico-digital.
Es de entender, el hecho de que las operaciones internas del dispositivo DDS son digites, que pueden ofrecer un cambio rápido entre las frecuencias de salida, fina resolución de frecuencia y gran amplitud de barrido en el espectro.
Actualmente son dispositivos muy compactos y robustos, dignos a tener en cuenta en diferentes aplicaciones. Por eso está ganando aceptación, incluso a nivel de industria, para la solución de problemas de generación de frecuencia, porque con un solo dispositivo programable puedes generar ondas analógicas de forma sencilla con alta precisión, como veremos a lo largo del proyecto.
Los DDS se programan a través de una serie de interfaz de periféricos (SPI), y solo necesitan un reloj externo para generar ondas sinusoidales simples. Estos elementos pueden dar como salidas ondas de entre 1 Hz a 400 MHz, como observaremos mas adelante, dándoles a la entrada una frecuencia de 1 GHz de reloj.
Es necesario mencionar que no se limitan exclusivamente a la generación de sinusoides, también pueden generar pulsos triangulares o rectangulares.
Para entender el funcionamiento del DDS, mostraremos en la siguiente figura un desglose en bloques de un esquema interno del dispositivo. Este consta de un acumulador de fase, un convertidor de fase-amplitud, y finalmente un conversor digital-analógico.
La frecuencia producida por el DDS depende de dos variables, el reloj de referencia y un número programado en la frecuencia de registro (palabra de sintonización o tuning word).
El número binario proporciona la entrada principal del acumulador de fase, este computa una fase que llega como entrada al convertidor que enviará una señal digital de amplitud para al CAD. El CAD convierte ese nivel de amplitud a un valor analógico correspondiente de voltaje o corriente. Para generar una señal sinusoidal de frecuencia determinada, se añade un valor constante al acumulador de fase con cada ciclo de reloj, dependiendo del valor de esa constante, sea mas grande o pequeña la señal será mas o menos “rápida”.
Debemos saber que en ocasiones, no viene integrado el convertidor digital-analógico. Igual que el caso del VCO en los PLLs.
Hablemos de cómo funciona el acumulador de fase, teniendo en cuenta que una señal continua en el tiempo, se repite angularmente en un intervalo de 0 a 2π. La implementación digital no es diferente. Los contadores de acarreo permiten al acumulador de fase como si fuese una “rueda” a la hora de hablar de la implementación del DDS.
Para entender este funcionamiento, visualizaremos la oscilación de la señal sinusoidal como un vector de rotación sobre una fase circular (observemos la figura siguiente como ejemplo). Cada punto designado en la rueda de fases corresponde a un punto equivalente en el ciclo de la sinusoide.
Como el vector de rotación sobre la rueda, observaremos que el seno de un ángulo genera una salida correspondiente al seno de la señal. Una vuelta en el vector sobre la rueda, a una velocidad constante, resulta en la salida de un ciclo completo de la señal sinusoidal.
El acumulador de fase proporciona valores equiespaciados sobre el vector lineal de rotación en la rueda. El contenido del acumulador de fase corresponde con los puntos en el ciclo de salida de la sinusoide.
El acumulador de fase es normalmente un contador modulo M que incrementa su valor almacenado cada vez que recibe un pulso de reloj. La magnitud de este incremento esta determinada por una palabra de entrada binaria-codificada (M). Esta palabra forma el tamaño del escalón de fase entre el reloj de referencia que efectivamente establece el número de puntos para saltar en torno a la fase de la rueda.
El numero de puntos de fases discretas contenidas en la rueda esta determinado por la resolución del acumulador de fase (n), que determina a su vez la resolución del afinamiento.
Para un n=28 bits de acumulador de fase, un valor de M de 0000...0001 resultaría en un desbordamiento después de 228 ciclos del reloj de referencia (incrementos). Si el valor de M cambia a 0111...1111, desbordara después de dos ciclos (el mínimo requerido por Nyquist). La relación vendría dada por la siguiente ecuación básica de sintonización del DDS.
Donde:
fout = frecuencia de salida del DDS
M = palabra binaria de sintonización
fc = intervalo de referencia de la frecuencia de reloj (reloj del sistema)
n = tamaño o resolución del acumulador de fase en bits.
Como la frecuencia de salida es incrementada, el número de muestras por ciclo decrece. Desde que la teoría de muestreo dicta que al menos se necesitan dos muestras por ciclo para reconstruir la señal, el máximo fundamenta es fc/2 en la frecuencia de salida del DDS.
Cuando generamos una frecuencia constante, la salida del acumulador de fase se incrementa linealmente, por lo que la forma de onda que genera es como una rampa. La manera que tiene el DDS para convertir esa salida en una sinusoide, es la labor del convertidor fase-amplitud.
Este convertidor transforma los valores de fase instantáneos del acumulador en valores de amplitud (bits) digitales, los bits menos significativos son eliminados por truncamiento. Estos son los valores de entrada del CAD.
Espero que todo halla quedado más o menos claro.
Un saludo.
No hay comentarios:
Publicar un comentario